Постпроизводственное тестирование микросхем

Решения

Сжатие тестовых векторов

Система комбинированного тестирования СБИС, состоящая из модуля генерации тестов и встроенных схем распаковки тестовых последовательностей и сжатия результатов тестов. Использует запатентованную технологию встроенного детерминированного тестирования EDT (Embedded Deterministic Test), которая позволяет существенно сократить объем внешних тестовых векторов (до 100 раз) без потери качества тестирования.

Встроенный декомпрессор обеспечивает загрузку большого числа тестов для внутренних цепей сканирования через небольшое число внешних каналов.

Встроенный "компактор" обеспечивает избирательное сжатие и вывод из кристалла результатов тестирования.

Обе схемы генерируются в виде RTL-кода на VHDL или Verilog, синтезируемого в вентильную схему, не затрагивающую работу критических цепей основного проекта, что является принципиально необходимым требованием при тестировании субмикронных СБИС.

...

Внешние ссылки

Заинтересовало решение "Сжатие тестовых векторов"?

Вы можете сами опробовать его. Мы предоставим вам временные лицензии сроком на один месяц и вышлем ссылку на дистрибутив.

Получить лицензии и дистрибутив