Вопрос разделения объединения цепей

Активация CES

Проблемы при DRC

Как создать хитрый компонент ? Чтобы на схеме было УГО, он был в bill of material, но на плате его не было ?

Проблемы с точностью в Expedition ?

Несколько ПЛИС в IODesigner

трансляция библиотек из 2005 в ee2007.1

Удаление Drawing Cell из проекта

Ошибки при DRC

Тест на знание Expedition PCB

В платах часто есть необходимость в разделении одной цепи или объединении разных цепей. Например разделение земель на аналоговую и цифровую, когда аналоговую называют AGND, цифровую GND. После этого в какой то точке на плате их объединяют. Но как обединить две цепи имеющих разое название?

И второй случай, по сути тот же вопрос с другой стороны. На плате есть несколько микросхем имеющих локальные GND, которые соединяются с общей GND платы. С каждой из локальных GND соединяются свои конденсаторы и выводы микросхемы. Как в проекте (в схеме, плате) сгруппировать эти конденсаторы чтобы они имели отношение именно к конкретной локальной земле или выводу микросхемы?

--Николай

1. В режиме рисования, добавить Trace или Conductive Shape, между соседними сегментами двух земель. Таким образом закоротив их между собой. Система потом будет выдавать предупреждение о закоротке двух цепей, но результат будет достигнут.
2. Завести несколько цепей GND, GND1 и т.д. Потом их обьединить на заключительном этапе.
Кстати если не нужно будет в последующем модифицировать плату, то можно просто на заключительном этапе в схеме переименовать все GNDx в GND. Далее при аннотации в плату все фрагменты GNDx переименуются в GND.
Еще вариан - это размещать со схемы, тогда сразу видно кто с кем соединен. Кросс сылка работает так что ткнув в пин (символ или цепь) на схеме, в топологии подсвечивается соответствующий пин на корпусе (корпус или цепь).

--Александр

Для решения подобной задачи. (А она является весьма частой) было бы неплохо иметь возможность создать схемный элемент "соединение в одной точке" представляемый физически в виде участка проводника, который можно разместить в ЛЮБОМ слое ПП. Так то подобный планарный элемент схимичить можно, но поставить его удается только на внешние слои, а земля то как раз зачастую внутри.
Сейчас эту проблему приходиться решать подобным путем - цепи называть по разному и давать конструктору указювку соединить их на плате с общей землей в одной точке. Т.е. в технологическую цепочку вноситься сугубо ручная операция и человеческий фактор.

Прошу считать сей опус предложением по усовершенствованию продукта. :-)

PS попутно это может дать возможность создания библиотеки "печатных" компонентов (индуктивности, полоски и т.п.)

--Игорь

Так ведь есть уже давно. Тип Buried. И в Setup Parameters включить галочку Allow_buried_resistors для возможности размещения планарных элементов на внутренних слоях.

--fill (Александр)

Спасибо.
Размещение планарной перемычки во внутренних слоях очень удачное решение.

--Николай

Я формирую на плате цифровую и аналоговую землю, как мне создать Тип Buried. Могли бы Вы пошагам описать как правильно создать такой компонент?
Спасибо.

--Oleg

Подскажите, правильно ли я сделал?
Я делаю компонент "перемычку".
Создаю компонент, похожий на планарный резистр (при его создании задаю ему Тип Buried ). При расположении площадок (редактор Cell Editor) задаю их координаты так, чтобы площадки накладывались друг на друга.Создаю компонент резистор.....

--oLEG

и еще хотелось бы понять, как расположить пермычку во внутренних слоях........

--Oleg

Один из способов:
ftp://ftp.inlinegroup.ru/output/exp_movie/GND+AGND.avi

--fill(Александр)

я сделал как показано в видеоролике, только как оказалось, я не учел того , что в ролике, на внутренних слоях реализваны Pozitiv -слои , а я хочу работать с негативными внутренними слоями, как мне это сделать?
при формировании негативного слоя происходил не соединение а разделение двух земель?
как мне использовать резистор типа Buried?
или он неприменим в данном случае?

--Oleg

Народ, подскажите как справиться с объединением земель и грамотно это сделать, ведь наверняка многие с этой проблемой сталкиваются?

--Oleg

Сталкиваются - решения уже многократно изложены. Лично я предпочитаю не делить земли, а больше внимания уделить фильтрации питания.

--asoneofus

Я пользуюсь сплошной заливкой - Plane Conductive.
Теперь по порядку.
1. Допустим верхняя часть слоя земля 1М, а нижняя 2М.
2. Рисую область Plane Conductive с цепью 1М, так чтобы она наезжала на полигон 1М, и занимала помимо того чуть больше половины зазора между землями.
3. Рисую область Plane Conductive с цепью 2М, так чтобы она наезжала на полигон 2М и наезжала на Plane Conductive цепи 1М, но не наезжала на сам полигон 1М.

Замечание: при проведении DRC, Expedition само собой в области пересечения двух Plane Conductive c разными цепями укажет на Proximity - это ведь ТО, ЧТО НАМ И НУЖНО.
P.S. Кто сможет объяснить более внятно, буду благодарен.

--Den

А зачем надо работать в негативе?
Я так понимаю, что негатив придумали, когда были векторные фотопостроители для сокращения времени прорисовки шаблона. а сейчас производителю должно быть без разницы (если он еще не выбросил допотопное оборудование)

--AlexN

В продолжении темы, хотел бы уточнить,
с подключением на внутренних слоях все понятно, только вот хочется, чтобы заливка к резисторам типа Buried, была сплошной.
Получается сделать только определенной толщины и остаются термические зазоры.
Спасибо.

--Oleg

ftp://ftp.inlinegroup.ru/output/exp_movie/GND+AGND_buried.avi

--fill(Александр)

Здравствуйте,
Вопрос такой, для того чтобы соединять внутренние земли с помощью резистора Buried я сделал внутренние слои позитивными, хотя мало использую для трассировкии внетренние слои (всего одна дорожка, осальное заливка), вот теперь на этапе заливки слоев видно, что , например много места отводится для Via, ведь во внутреннем слое формируется само Via (то есть его КП) и еще необходимо сделать вокуруг него вырез?
В негативных слое такого нет, там сразу формируется вырез , но уже вокруг отверстия для Via (ведь КП там не нужно). Как мне сформировать Via, чтобы оно занимало мало место на нутренних слоях, если оно не подключено?

--Oleg

удалить неподсоединенные КП на внутренних слоях можно - edit>modify>padstack processor.
если после этого запустить plane processor, то вырез уменьшится.

Встречный вопрос fillу - а как их вернуть? что-то я не нашел...

--AlexN

Edit>Modify>Padstack_Processor выберите удалить все неподсоединенные КП на слое земли для via (Вы же знаете какая КП используется у via)

--fill(Александр)

Виноват, уже нашел как вернуть... там же, естественно, padstack>reset

--AlexN

правильно ли я понял, что надо поменять Via, на совершенно другой тип, при edit>modify>padstack processor предлагается выбрать новое Via&

--Oleg

нет, закладка Pads
Action - Delete
Layers - например выбрать Layer2 Positive_Plane
В табличке ниже выбрать нужный тип КП для удаления

--fill(Александр)

ЕЕ2007.3
почему в Ехр выскакивает следующие сообщение:
"This design contains buried resistors.
Embedded passives and buried resistors
are not supported in hte same desing."

галка Advanced Technology Pro (EP) - стоит
галка Allow_buried_resistors - стоит
buried resistors прекрасно переносится на внутренние слои

что еще требуется ???

Система просто считает что вы собираетесь в проекте применить два разных подхода создания встроенных пассивных компонентов.
Новой подход - Embedded passives - генерирование резисторов\конденсаторов задавая тех. процесс и параметры.
Старый - рисование ячеек типа Buried.