Средство создания проекта, управления процессом проектирования заказных СБИС и выпуска документации. Включает мощный схемотехнический редактор, генераторы нетлистов, блок подготовки и анализа результатов моделирования. Обеспечивает возможность генерации нетлиста в форматах SPICE, HSPICE и Verilog. Полностью интегрирован с пакетами ADMS, Eldo, ADiT, Eldo RF, реализующими аналоговое, смешанное, транзисторное и RF-моделирование. В качестве моделей могут быть использованы схемотехническое представление, VHDL, Verilog, SPICE, VHDL-AMS, Verilog-AMS, что позволяет моделировать проект, состоящий из блоков, представленных моделями разного уровня абстракции. Имеет встроенный модуль визуализации и анализа диаграмм, полученных в результате моделирования. Design Architect-IC полностью интегрирован с платформой проектирования топологии заказных СБИС - IC Station SDL.

Datasheet

Страница программы на сайте Mentor Graphics