Mentor Graphics CorporationMegratec Ltd. - средства автоматизации проектирования, анализа и верификации электронных систем и встроенного программного обеспечения Mentor Graphics
Новости Каталог продуктов Услуги Конференция Скачать Наши партнёры О компании
[Войти]  [Зарегистрироваться]  
0-In Assertion Synthesis
[на уровень выше]
Описание

Пакет, предлагающий полное решение в области верификации ABV (Assertion-Based Verification). Включает специальные IP-блоки для верификации (CheckerWare и CheckerWare Monitor IP), синтез статических проверок (checkers), анализ и управление процессом верификации. Поддерживает все стандартные форматы языков описания ассертов: CheckerWare, PSL, SVA, OVL. Обеспечивает автоматический контроль функциональной и структурной полноты покрытия, сбор и сортировку информации об активности ассертов, полноте покрытия и другой статистики в процессе регрессионного тестирования.

Возможности

Автоматический и управляемый пользователем контроль функциональных свойств и допущений проекта

Простота описания и сохранения ассертов на всех этапах маршрута проектирования

Встроенная библиотека IP-блоков (CheckerWare и CheckerWare Monitor IP) для верификации RTL-проектов, стандартных шин и интерфейсов

Поддержка всех стандартных форматов языков описания ассертов: CheckerWare, PSL, SVA, OVL

Автоматический контроль функциональной и структурной полноты покрытия, сбор и сортировка информации об активности ассертов, полноте покрытия и другой статистики в процессе регрессионного тестирования


ЗАО «Megratec» Тел: +7 495 787-5940   Схема проезда >>