|
|
|
|
|
|
Иллюстрации
|
|
|
|
|
|
HDL Designer управляет проектом в целом, позволяя видеть и контролировать все данные и процессы проекта
|
|
|
|
|
Описание
|
|
|
|
|
|
Комплексное средство для создания HDL проекта на уровне RTL. Обеспечивает возможность текстового, табличного и графического ввода и редактирования VHDL, Verilog и "смешанного" описания проекта, а также функции управления запуском программ моделирования и синтеза, управления базами данных проекта, в том числе функцию контроля версий. Ускоряет процесс функциональной верификации проекта благодаря встроенному механизму контроля правил проектирования и графической отладки в режиме моделирования. Поддерживает функции коллективного проектирования и повторного использования блоков, в том числе импорт IP блоков. Встроенный менеджер обеспечивает навигацию проекта и поиск по множеству критериев. HDL Designer автоматически генерирует графическую документацию в формате HTML. Являясь составной частью интегрированного маршрута проектирования FPGA Advantage, включающего программу моделирования ModelSim и программы синтеза Precision Synthesis (или LeonardoSpectrum), в то же время поддерживает работу с программами моделирования и синтеза от других поставщиков. В целом существенно повышает продуктивность разработки HDL проекта на уровне RTL.
|
|
|
|
Возможности
|
|
|
|
|
|
Управление проектом и данными проекта
|
|
|
|
|
|
Запуск следующих этапов проектирования
|
|
|
Организация удобного повторного использования блоков
|
|
|
|
Файлы
|
|
|
|
|
|
|
|
|
|
Ссылки
|
|
|
|
|
|
|
|
|
 |
|
